Docket No.: 60188-084

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Shigeki FURUYA, et al.

Serial No.:

Group Art Unit:

Filed: August 7, 2001

Examiner:

For:

CMOS BASIC CELL AND METHOD FOR FABRICATING SEMICONDUCTOR

INTEGRATED CIRCUIT USING THE SAME

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENTS

Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicantshereby claims the priority of:

Japanese Patent Application No. 2000-286668, Filed September 21, 2000; and Japanese Patent Application No. 2001-035267, Filed February 13, 2001

cited in the Declaration of the present application. Certified copies are submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty

Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:ykg

Date: August 7, 2001 Facsimile: (202) 756-8087

日本国特許

PATENT OFFICE
JAPANESE GOVERNMENT

庁 AUGUST 7,2001 FURUYA, ET AL. She Dermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2001年 2月13日

出 願 番 号 Application Number:

特願2001-035267

出 願 人 Applicant (s):

松下電器産業株式会社

2001年 4月13日

特許庁長官 Commissioner, Patent Office





特2001-035267

【書類名】 特許願

【整理番号】 5037620125

【提出日】 平成13年 2月13日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/118

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】 古谷 栄樹

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100077931

【弁理士】

【氏名又は名称】 前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】 100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0006010

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 CMOS型基本セル及びこれを使用した半導体集積回路の製造方法

【特許請求の範囲】

【請求項1】 半導体基板上にNチャンネルトランジスタ及びPチャンネルトランジスタを有し、左側方及び右側方に各々同一構成の他の基本セルを配置して使用するCMOS型基本セルにおいて、

前記Nチャンネルトランジスタのゲート又は前記Pチャンネルトランジスタのゲートのうち少なくとも一方は、上端部が一側方に曲がる第1の折曲部と、下端部が他側方に曲がる第2の折曲部とを有する鉤型の構造に形成される

ことを特徴とするСMOS型基本セル。

ことを特徴とするCMOS型基本セル。

【請求項2】 半導体基板上にNチャンネルトランジスタ及びPチャンネルトランジスタを有し、左側方及び右側方に各々同一構成の他の基本セルを配置して使用するCMOS型基本セルにおいて、

前記Nチャンネルトランジスタの拡散領域又は前記Pチャンネルトランジスタの拡散領域のうち少なくとも一方は、上端部が一側方に曲がる第1の折曲部と、下端部が他側方に曲がる第2の折曲部とを有する鉤型の構造に形成される

【請求項3】 半導体基板上にNチャンネルトランジスタ及びPチャンネルトランジスタを有し、左側方及び右側方に各々同一構成の他の基本セルを配置して使用するCMOS型基本セルにおいて、

前記Nチャンネルトランジスタのゲート又は前記Pチャンネルトランジスタのゲートのうち少なくとも一方は、上端部が一側方に曲がる第1の折曲部と、下端部が他側方に曲がる第2の折曲部とを有する鉤型の構造に形成され、

前記Nチャンネルトランジスタの拡散領域又は前記Pチャンネルトランジスタの拡散領域のうち少なくとも一方は、上端部が一側方に曲がる第1の折曲部と、下端部が他側方に曲がる第2の折曲部とを有する鉤型の構造に形成されることを特徴とするCMOS型基本セル。

【請求項4】 縦方向に第1のNチャンネルトランジスタ及び第1のPチャン

ネルトランジスタとが形成され、

前記第1のNチャンネルトランジスタの側方に第2のNチャンネルトランジスタが形成されると共に、前記第1のPチャンネルトランジスタの側方に第2のPチャンネルトランジスタが形成され、

前記2個のNチャンネルトランジスタ及び2個のPチャンネルトランジスタの 各ゲートは前記鉤型の構造に形成される

ことを特徴とする請求項3記載のCMOS型基本セル。

【請求項5】 前記2個のNチャンネルトランジスタのゲート同士及び前記2個のPチャンネルトランジスタのゲート同士は、一方のゲートの第1の折曲部と他方のゲートの第2の折曲部とが横方向の同一位置から縦方向を見て重複するように形成される

ことを特徴とする請求項4記載のCMOS型基本セル。

【請求項6】 前記第1及び第2のNチャンネルトランジスタ同士で1つの拡 散領域を有すると共に、前記第1及び第2のPチャンネルトランジスタ同士で1 つの拡散領域を有し、

前記両拡散領域は、各々、

両ゲート間に位置して両トランジスタで共有する共有拡散領域と、

前記第1のトランジスタのゲートの前記共有拡散領域とは反対側に位置する第 1の専用拡散領域と、

前記第2のトランジスタのゲートの前記共有拡散領域とは反対側に位置する第 2の専用拡散領域とに区分され、

前記第1の専用拡散領域に前記第1の折曲部が形成され、

前記第2の専用拡散領域に前記第2の折曲部が形成される

ことを特徴とする請求項4記載のCMOS型基本セル。

【請求項7】 前記Nチャンネルトランジスタ及びPチャンネルトランジスタが配置されたトランジスタ領域の外方に、電源配線及びグランド配線が配線された固定配線領域を有する

ことを特徴とする請求項1、2、3、4、5又は6記載のCMOS型基本セル

【請求項8】 基本セルを複数個横方向に配列して半導体集積回路を構成する ゲートアレイ方式の半導体集積回路の製造方法であって、

前記請求項1、2、3、4、5又は6記載のCMOS型基本セルを、一のCMOS型基本セルの第1の折曲部とこの基本セルの側方に配置するCMOS型基本セルの第2の折曲部とが横方向の同一位置から縦方向を見て重複するように、重なり合って横方向に配列する

ことを特徴とする半導体集積回路の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、CMOS型基本セル及びこれを使用したゲートアレイ方式の半導体 集積回路の製造方法に関する。

[0002]

【従来の技術】

近年、半導体集積回路は、プロセス微細化に伴い高集積化及び高性能化が益々進む傾向にあり、それに伴い開発コスト及び開発期間は増加の一途をたどっている。そのような状況の中で、ゲートアレイは、CAD (Computer-Aided Design)等を用いて配線パターンの変更のみで設計できることから、製品の開発期間の短縮やコスト削減又は多品種少量生産に適した半導体集積回路の製造方法として幅広い用途がある。

[0003]

ゲートアレイの製造方法としては、予め決定されたレイアウトパターンを有する基本セルと、前記基本セルを1個又は複数使用した論理セルの配線パターンが予め用意された状態で、前記論理セルの自動配置と自動配置された論理セル間同士の自動配線をCAD等を用いて行われる方法が一般的である。

[0004]

図4は、従来の半導体集積回路の基本セルの構成図を示す。同図において、3 1は基本セルであって、4個のトランジスタで構成される。第1のPチャンネルトランジスタTP1は、平面でカタカナの「コ」字形状に配置したゲート電極3 2 A と、前記ゲート電極 3 2 A の両側方に設けられた不純物拡散領域 3 3 A 及び 34Aとを有している。前記不純物拡散領域33A及び34Aはソースやドレイ ンになる。第2のPチャンネルトランジスタTP2は、前記トランジスタTP1 のゲート電極32Aと逆向きに配置された逆「コ」字形状のゲート電極35Aと 、前記ゲート電極35Aの一方側に設けられた不純物拡散領域36Aと、トラン ジスタTP1と共有する前記不純物拡散領域34Aとを有している。第1のNチ ヤンネルトランジスタTN1は、平面でカタカナの「コ」字形状に配置したゲー ト電極32Bと、前記ゲート電極32Bの両側方に設けられた不純物拡散領域3 3B及び34Bとを有している。前記不純物拡散領域33B及び34Bはソース やドレインになる。第2のNチャンネルトランジスタTN2は、前記トランジス タTN1のゲート電極32Bと逆向きに配置された逆「コ」字形状のゲート電極 35Bと、前記ゲート電極35Bの一方側に設けられた不純物拡散領域36Bと 、トランジスタTN1と共有する前記不純物拡散領域34Bとを有している。ま た、37及び38は図中上端部及び下端部に設けられ且つ第1層目の配線で形成 されたグローバル電源パターン及びグローバルGND(グランド)パターンであ る。

[0005]

また、前記基本セル31内のドットラインは配線グリッドである。ここでいう配線グリッドとは、論理セルの配線パターンが配線トラックとして配置される場所をいう。この配線グリッドは、前記基本セル31の前記ゲート電極32A、32B、35A、35B、前記不純物拡散領域33A、33B、34A、34B、36A、36B、前記グローバル電源パターン37及びGNDパターン38を横切るように配置されており、その相互間隔は、半導体の製造プロセスのルールで予め決定されたトランジスタの配置ピッチ又は配線ピッチに基づいて決定される

[0006]

配線は、前記論理セルの設計段階では、配線グリッドに載るように任意に決定され、前記半導体集積回路の設計段階ではCADシステム等により配線グリッドに載るように配置される。これ等の設計段階において、配線は例えば2層配線で

.配線される場合には、第2層目の配線ピッチは第1層目の配線との接続を容易にするために第1層目の配線ピッチと同一ピッチに設定されるのが一般的である。 第2層以降の配線層を使用する場合の配線ピッチも同様である。前記図4に示した基本セル31のX方向の配線トラックは11本であり、Y方向の配線トラックは3本である。

[0007]

【発明が解決しようとする課題】

しかしながら、前記従来の基本セル31では次の問題点がある。例えば、図2(a)に示すD型フリップフロップ回路(DFF)の回路構成例を前記図4の基本セル31を使用して構成する場合、第1層目の配線と第2層目の配線とを論理セル用配線として使用したときには、図5に示すレイアウト構成となる。この場合に使用する配線層は第1層目の配線層と第2層目の配線層に加えて、第1層目の配線層と第2層目の配線層と第2層目の配線層に加えて、第1層目の配線層と第2層目の配線層とを繋ぐビア(VIA)の層の計3層が必要となってくる。

[0008]

尚、ゲート電極や不純物拡散領域と第1層目の配線とを接続するためのVIAに関しては、前記図4の基本セル31や前記図2の回路構成例は勿論のこと、以後に言及する例を含めて当然必要となるものであるが、本発明の本質には直接関係しないため、本文に限らず図面においても図示を省略する。ここで、図2(b)は図2(a)に示すDFFのシンボル図、図2(c)は動作タイミング図である。同図(b)において、100はDATA入力端子、110はCLK入力端子、120は反転CLK入力端子、200はDATA出力端子、210は反転DATA出力端子である。

[0009]

ところで、前記DFFのスピードや消費電力は、基本セルの大きさや構成に応じて決定される配線長や寄生容量によって制限される。基本セル自体の大きさを変更することなく動作の高速化や低消費電力化を図るためには、例えば、特開平07-240501号公報では、コンタクト領域以外において拡散領域をコンタクト領域よりも狭く限定して、拡散容量を減少させる方法が開示されているが、

_,配線トラックが減少するという問題点があり、この問題を解消するためには配線 トラックの確保のためのプロセス的な工夫が必要となる。

[0010]

また、例えば特開平 0 9 - 1 8 1 2 8 4 公報では、隣接する基本セルのコンタクト領域を重ねることにより、信号の伝播遅延時間を短縮して高速化を図る方法が開示されるが、この技術もやはり配線トラックの減少が問題となる。

[0011]

本発明は、前記従来の問題点に鑑みて創作されたものであり、その目的は、配線トラックを十分確保しつつ、基本セルのレイアウト面積を縮小させることにより、動作の高速化や低消費電力化を実現できるCMOS型基本セル及びこれを使用した半導体集積回路の製造方法を提供することにある。

[0012]

【課題を解決するための手段】

前記の目的を達成するため、本発明では、基本セルのNチャンネルトランジスタ又はPチャンネルトランジスタのゲートや拡散領域の形状を特殊に形成して、複数個の基本セルを配列して得られる半導体集積回路のレイアウト面積を縮小させる。

[0013]

即ち、請求項1記載の発明のCMOS型基本セルは、半導体基板上にNチャンネルトランジスタ及びPチャンネルトランジスタを有し、左側方及び右側方に各々同一構成の他の基本セルを配置して使用するCMOS型基本セルにおいて、前記Nチャンネルトランジスタのゲート又は前記Pチャンネルトランジスタのゲートのうち少なくとも一方は、上端部が一側方に曲がる第1の折曲部と、下端部が他側方に曲がる第2の折曲部とを有する鉤型の構造に形成されることを特徴とする。

[0014]

また、請求項2記載の発明のCMOS型基本セルは、半導体基板上にNチャンネルトランジスタ及びPチャンネルトランジスタを有し、左側方及び右側方に各々同一構成の他の基本セルを配置して使用するCMOS型基本セルにおいて、前

・記Nチャンネルトランジスタの拡散領域又は前記Pチャンネルトランジスタの拡 散領域のうち少なくとも一方は、上端部が一側方に曲がる第1の折曲部と、下端 部が他側方に曲がる第2の折曲部とを有する鉤型の構造に形成されることを特徴 とする。

[0015]

更に、請求項3記載の発明のCMOS型基本セルは、半導体基板上にNチャンネルトランジスタ及びPチャンネルトランジスタを有し、左側方及び右側方に各々同一構成の他の基本セルを配置して使用するCMOS型基本セルにおいて、前記Nチャンネルトランジスタのゲート又は前記Pチャンネルトランジスタのゲートのうち少なくとも一方は、上端部が一側方に曲がる第1の折曲部と、下端部が他側方に曲がる第2の折曲部とを有する鉤型の構造に形成され、前記Nチャンネルトランジスタの拡散領域又は前記Pチャンネルトランジスタの拡散領域のうち少なくとも一方は、上端部が一側方に曲がる第1の折曲部と、下端部が他側方に曲がる第2の折曲部とを有する鉤型の構造に形成されることを特徴とする。

[0016]

加えて、請求項4記載の発明は、前記請求項3記載のCMOS型基本セルにおいて、縦方向に第1のNチャンネルトランジスタ及び第1のPチャンネルトランジスタとが形成され、前記第1のNチャンネルトランジスタの側方に第2のNチャンネルトランジスタが形成されると共に、前記第1のPチャンネルトランジスタの側方に第2のPチャンネルトランジスタが形成され、前記2個のNチャンネルトランジスタ及び2個のPチャンネルトランジスタの各ゲートは前記鉤型の構造に形成されることを特徴とする。

[0017]

また、請求項5記載の発明は、前記請求項4記載のCMOS型基本セルにおいて、前記2個のNチャンネルトランジスタのゲート同士及び前記2個のPチャンネルトランジスタのゲート同士は、一方のゲートの第1の折曲部と他方のゲートの第2の折曲部とが横方向の同一位置から縦方向を見て重複するように形成されることを特徴とする。

[0018]

更に、請求項6記載の発明は、前記請求項4記載のCMOS型基本セルにおいて、前記第1及び第2のNチャンネルトランジスタ同士で1つの拡散領域を有すると共に、前記第1及び第2のPチャンネルトランジスタ同士で1つの拡散領域を有し、前記両拡散領域は、各々、両ゲート間に位置して両トランジスタで共有する共有拡散領域と、前記第1のトランジスタのゲートの前記共有拡散領域とは反対側に位置する第1の専用拡散領域と、前記第2のトランジスタのゲートの前記共有拡散領域とは反対側に位置する第2の専用拡散領域とに区分され、前記第1の専用拡散領域に前記第1の折曲部が形成され、前記第2の専用拡散領域に前記第2の折曲部が形成されることを特徴とする。

[0019]

加えて、請求項7記載の発明は、前記請求項1、2、3、4、5又は6記載の CMOS型基本セルにおいて、前記Nチャンネルトランジスタ及びPチャンネル トランジスタが配置されたトランジスタ領域の外方に、電源配線及びグランド配 線が配線された固定配線領域を有することを特徴とする。

[0020]

また、請求項8記載の発明の半導体集積回路の製造方法は、基本セルを複数個 横方向に配列して半導体集積回路を構成するゲートアレイ方式の半導体集積回路 の製造方法であって、前記請求項1、2、3、4、5又は6記載のCMOS型基 本セルを、一のCMOS型基本セルの第1の折曲部とこの基本セルの側方に配置 するCMOS型基本セルの第2の折曲部とが横方向の同一位置から縦方向を見て 重複するように、重なり合って横方向に配列することを特徴とする。

[0021]

以上により、請求項1~8記載のCMOS型基本セル及びこの基本セルを複数個配列して構成する半導体集積回路の製造方法では、基本セルのNチャンネル又はPチャンネルトランジスタのゲートの形状が鉤型の構造に形成され、基本セルを複数個横方向に配列して半導体集積回路を製造する場合には、基本セルの前記鉤型構造部分が隣りの基本セルの鉤型構造部分に入り込むように一部重ね合わせて配置される。従って、この重ね合わせにより、製造された半導体集積回路のレイアウト面積が有効に縮小される。

[0022]

しかも、前記のような重複配列により、一方の基本セルのトランジスタのゲートと他方のトランジスタの拡散領域とを接続する場合には、横方向の同一位置にて配線を縦方向に配置すれば良く、配線を横方向に配置する必要がない。従って、その分、配線長が短縮される。よって、配線トラックを十分に確保しながら、レイアウト面積の縮小が実現でき、且つ配線長の短縮と拡散容量の減少により動作の高速化及び低消費電力化が実現できる。

[0023]

【発明の実施の形態】

次に、図1~図3を参照しながら、本発明の実施の形態に係るCMOS型基本 セル及びこの基本セルを使用した半導体集積回路の製造方法について説明する。

[0024]

図1 (a)は、本実施の形態のCMOS型基本セルの構成を示す。同図(b)はこの基本セル1の等価回路を示す。

[0025]

図1(a)において、20は基本セルであって、半導体基板21上に4個のトランジスタTP1、TP2、TN1、TN2が設けられて構成される。論理セルなどの半導体集積回路の設計時には、基本セル20の図中左側方及び右側方にこの基本セル20と同一構成の他の基本セルが配置される。

[0026]

前記基本セル20の2個のPチャンネルトランジスタTP1、TP2と2個のNチャンネルトランジスタTN1、TN2とは絶縁膜(図示せず)により互いに分離される。第1のPチャンネルトランジスタTP1は、ゲート電極1と、前記ゲート電極1の両側方に設けられた不純物拡散領域2及び3を有している。前記不純物拡散領域2及び3はソースやドレインになる。第2のPチャンネルトランジスタTP2は前記第1のPチャンネルトランジスタTP1の図中右側方に配置される。このトランジスタTP2は、ゲート電極4と、前記ゲート電極4の図中右側方に設けられた不純物拡散領域5と、前記第1のPチャンネルトランジスタTP1と共有する不純物拡散領域(共有拡散領域)3とを有している。

[0027]

また、第1及び第2のNチャンネルトランジスタTN1、TN2は、前記2個のPチャンネルトランジスタTP1、TP2の下方に配置される。前記第1のNチャンネルトランジスタTN1は、ゲート電極7と、前記ゲート電極7の両側方に設けられた不純物拡散領域8及び9を有する。前記不純物拡散領域8及び9はソースやドレインになる。更に、第2のNチャンネルトランジスタTN2も、ゲート電極10と、前記ゲート電極10の図中右側方に設けられた不純物拡散領域11と、前記第1のNチャンネルトランジスタTN1と共有する前記不純物拡散領域(共有拡散領域)9とを有している。

[0028]

図1(a)の基本セル20において、12及び13は上端部及び下端部に設けられ且つ第1層目の配線で形成されたグローバル電源パターン及びグローバルGNDパターンである。また、基本セル20内のドットラインは配線グリッドであって、X(横)方向の配線トラックは11本であり、Y(縦)方向には3本の配線トラックv1、v2、v3が存在する。

[0029]

次に、図1(a)の基本セル20の特徴的な構成を説明する。同図の基本セル20において、第1のPチャンネルトランジスタTP1のゲート電極1は、Y方向に延びる本体部1aと、この本体部1aの上端部を図中右側方に折曲した第1の折曲部1bと、下端部を図中左側方に折曲した第2の折曲部1cとから成る。従って、ゲート電極1は、本体部1aの上下端部に第1及び第2の折曲部1b、1cを持つ英字「S」に似た形状の鉤型の構造を有する。同様に、第2のPチャンネルトランジスタTP2のゲート電極4も、Y方向に延びる本体部4aと、この本体部4aの上端部を図中右側方に折曲した第1の折曲部4bと、下端部を図中左側方に折曲した第2の折曲部4cとから成る。従って、第2のPチャンネルトランジスタTP2のゲート電極4も、本体部4aの上下端部に第1及び第2の折曲部4b、4cを持つ英字「S」に似た形状の鉤型の構造を有する。

[0030]

前記第1のPチャンネルトランジスタTP1の第1の折曲部1bと第2のPチ

・ヤンネルトランジスタTP2の第2の折曲部4cとは、これ等の先端部がY方向の中央の配線トラック v 2上に位置するように、即ち配線トラック v 2のX方向位置からY方向を見て重複するように配置される。

[0031]

また、基本セル20において、第1のPチャンネルトランジスタTP1の不純物拡散領域(第1の専用拡散領域)2は、その上端部が図中左側方に折曲した第1の折曲部2aを有する。同様に、第2のPチャンネルトランジスタTP2の不純物拡散領域(第2の専用拡散領域)5は、その下端部が図中右側方に折曲した第2の折曲部5aを有する。従って、第1及び第2のPチャンネルトランジスタTP1、TP2の不純物拡散領域2、3、5は、全体として、図中左上端部及び右下端部に各々第1及び第2の折曲部2a、5aを有する英字「S」の逆形状に似た鉤型の構造を有する。

[0032]

前記の特徴的な構成は第1及び第2のNチャンネルトランジスタTN1、TN 2にも採用される。即ち、第1のNチャンネルトランジスタTN1のゲート電極 7は、Y方向に延びる本体部7aと、この本体部7aの上端部を図中左側方に折 曲した第1の折曲部7bと、下端部を図中右側方に折曲した第2の折曲部7cと から成る。従って、第1のNチャンネルトランジスタTN1のゲート電極7は、 本体部7aの上下端部に第1及び第2の折曲部7b、7cを持つ英字「S」の逆 形状に似た鉤型の構造を有する。同様に、第2のNチャンネルトランジスタTN 2のゲート電極10も、Y方向に延びる本体部10aと、この本体部10aの上 端部を図中左側方に折曲した第1の折曲部10bと、下端部を図中右側方に折曲 した第2の折曲部10cとから成る。従って、第2のNチャンネルトランジスタ TN2のゲート電極10も、本体部10aの上下端部に第1及び第2の折曲部1 ○ b、10cを持つ英字「S」の逆形状に似た鉤型の構造を有する。前記第1の NチャンネルトランジスタTN1の第1の折曲部7bと第2のNチャンネルトラ ンジスタTN2の第2の折曲部10cとは、これ等の先端部がY方向の中央の配 線トラックv2上に位置するように、即ち配線トラックv2のX方向位置からY 方向を見て重複するように配置される。

[0033]

また、基本セル20において、第2のNチャンネルトランジスタTN2の不純物拡散領域(第1の専用拡散領域)11は、その上端部が図中右側方に折曲した第1の折曲部11aを有する。同様に、第1のNチャンネルトランジスタTN1の不純物拡散領域(第2の専用拡散領域)8は、その下端部が図中左側方に折曲した第2の折曲部8aを有する。従って、第1及び第2のNチャンネルトランジスタTN1、TN2の不純物拡散領域8、9、11は、全体として、図中右上端部及び左下端部に各々第1及び第2の折曲部11a、8aを有する英字「S」の形状に似た鉤型の構造を有する。

. [0034]

図3は、前記図1 (a)に示したCMOS型基本セル20を6個半導体基板に配列して、図2 (a)のDFF回路を実現した半導体集積回路の一例を示す。図3では、図1 (a)の基本セル20A~20FをX方向に並べる際に、配置する両基本セルが1グリッド分だけ重なり合うように配置される。すなわち、図3から判るように、例えば基本セル20Aとこれに隣る基本セル20Bとの関係を例示すると、基本セル20Aの第2のPチャンネルトランジスタTP2のゲート4の第1の折曲部4bの下方に基本セル20Bの第1のPチャンネルトランジスタTP1の不純物拡散領域2の第1の折曲部2aが位置し、基本セル20Aの第2のPチャンネルトランジスタTP1のが一ト1の第2の下方に基本セル20Bの第1のPチャンネルトランジスタTP1のゲート1の第2の折曲部1cが位置する。基本セル20Aの第2のNチャンネルトランジスタTN2と基本セル20Bの第1のNチャンネルトランジスタTN1との関係についても同様である。

[0035]

本実施の形態の図3と従来の図5とを比較すると、本実施の形態ではDFFの 論理回路全体のレイアウト面積は約70%に削減され、使用される配線グリッド も約80%に削減されている。

[0036]

しかも、例えば基本セル20Bの第2のPチャンネルトランジスタTP2のゲ

・ト4と基本セル20Cの第1のPチャンネルトランジスタTP1の拡散領域2とを接続する場合には、前記ゲート4の第1の折曲部4bと前記拡散領域2の第1の折曲部2aとを接続すればよいので、この両者を接続する配線の配線長は1グリッドで足り、配線長を短縮できる。従って、この配線長の短縮化と、前記レイアウト面積の縮小による負荷容量の減少とが相俟って、製造された半導体集積回路の動作の高速化が図られることになる。

[0037]

尚、本実施の形態では、第1及び第2の折曲部1b、1c、4b、4c、7b、7c、10b、10c、2a、5a、8a、11aは全て側方に向けて直角に折れ曲がる場合を例示したが、本発明はこれに限定されず、本体から側方に曲がる場合を全て含み、例えば側方に曲線状に曲がる場合をも含むものである。

[0038]

【発明の効果】

以上説明したように、請求項1ないし請求項8記載の発明のCMOS型基本セル及びこの基本セルを使用した半導体集積回路の製造方法によれば、配線トラックを十分に確保しつつ、論理回路のレイアウト面積の縮小及び動作の高速化、低消費電力化を実現することが可能である。

【図面の簡単な説明】

【図1】

(a)は本実施の形態のCMOS型基本セルのレイアウト図、(b)は同基本セルの等価回路図である。

【図2】

(a)は基本セルを用いて構成されるD型フリップフロップ回路の回路図、(b)は同D型フリップフロップ回路のシンボル図、(c)は同D型フリップフロップ回路の動作タイミング図である。

【図3】

本実施の形態のCMOS型基本セルを用いてD型フリップフロップ回路を製造 した場合のレイアウト配線図である。

【図4】

従来のСМОS型基本セルのレイアウトを示す図である。

【図5】


従来のCMOS型基本セルを用いてD型フリップフロップ回路を構成した場合のレイアウト配線図である。

【符号の説明】


T P 1	第1のPチャンネルトランジスタ
T P 2	第2のPチャンネルトランジスタ
T N 1	第1のNチャンネルトランジスタ
T N 2	第2のNチャンネルトランジスタ
1, 4, 7, 10	ゲート
1 a, 4 a, 7 a, 10 a	ゲートの本体部
1 b, 4 b, 7 b, 1 0 b	ゲートの第1の折曲部
1 c, 4 c, 7 c, 1 0 c	ゲートの第2の折曲部
2, 11	拡散領域(第1の専用拡散領域)
3, 9	拡散領域(共有拡散領域)
5, 8	拡散領域(第2の専用拡散領域)
2 a, 1 1 a	拡散領域の第1の折曲部
5 a, 8 a	拡散領域の第2の折曲部
1 2	電源パターン
1 3	GNDパターン
20, 20A~20F	CMOS型基本セル
2 1	半導体基板

【書類名】 図面


【図1】




【図2】




.【図3】



.【図4】



.【図5】



【書類名】 要約書

【要約】

【課題】 ゲートアレイ型半導体集積回路のレイアウト面積を縮小すると共に 、動作の高速化、低消費電力化を実現する

【解決手段】 CMOS型用基本セル20は、Pチャンネル型トランジスタTP1,TP2のゲート1、4及び拡散領域が各々上端部及び下端部において左側方及び右側方に折れ曲がった折曲部1b,1c,4b,4c,2a,5aを持つ鉤型構造に形成される。Nチャンネル型トランジスタTN1,TN2のゲート7,10及び拡散領域も同様に、各々、上端部及び下端部において左側方及び右側方に折れ曲がった折曲部7b,7c,10b,10c,11a,8aを持つ鉤型構造に形成される。基本セル20の左側方及び右側方に同一構成の基本セルを配列して半導体集積回路を構成する場合に、相い隣る基本セル20同士を1グリッド分重ね合せて、隣り合う基本セル20同士で前記鉤型構造の部分が交互に入り込むように配置する。

【選択図】 図1

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社